FLASH和EEPROM FLASH存储器和EEPROM（电可擦可编程只读存储器）都属于非易失性存储器，但它们在工作原理、使用方式、应用场景等方面有一些区别。 FLASH存储器 FLASH（闪存）是一种非易失性存储器，能够在没有电源的情况下保存数据。它的工作原理类似于EEPROM，但在数据擦除和写入的方式上有所不同。 特点： 大容量：FLASH存储器一般提供比EEPROM更大的存储容量，通

简介 CAN 总线由德国BOSCH公司开发，是一种多主控消息广播系统，其最大信号传输速率为1Mbps。与USB或以太网等传统网络不同，CAN 不会在中央总线主控的监督下从节点A向节点B点对点发送大量数据包。在CAN网络中，许多短消息（如温度或发动机转速）会广播到整个网络，从而确保系统每个节点的数据一致性。CAN 是国际标准化组织 (ISO) 定义的串行通信总线，最初是为汽车行业开发的，旨在用双线

SPI简介 接口、工作原理与传输方式 SPI接口共有四个Pin: MISO（Master In / Slave Out）主设备数据输入，从设备数据输出。 MOSI（Master Out / Slave In）主设备数据输出，从设备数据输入。 SCLK（Serial Clock）时钟信号，由主设备产生。 CS（Chip Select）从设备片选信号，由主设备产生。 SPI的工作原理：在主机和

AP3216C 简介 AP3216C 是敦南科技推出的一款三合一环境传感器， 它包含了：数字环境光传感器（ALS）、接近传感器（PS）和一个红外 LED（IR）。该芯片通过 IIC 接口和 MCU 连接，并支持中断（INT）输出。AP3216C 的特点如下： IIC 接口，支持高达 400KHz 通信速率 支持多种工作模式（ALS、PS+IR、ALS+PS+IR 等） 内置温度补偿电路 工作

传统RNN 循环神经网络（RNN）最早可以追溯到1980年代末，当时的研究者希望设计一种能够处理时间序列数据或具有时序依赖关系的数据的神经网络模型。RNN的设计灵感来自生物神经网络的工作原理，它模拟了大脑神经元的反馈机制，通过递归连接来捕捉数据中前后时刻的依赖关系。 历史 RNN的初期发展可追溯到1986年，David Rumelhart 和 Geoffrey Hinton 等人提出了反向传播

I2C简介 I2C是由数据线SDA和时钟线SCL构成的串行总线，用于发送或接收数据。其中SDA用于传输数据。SCL用于同步时钟信号。I2C还有以下特征： 主从架构 主机（Master）：控制通信过程，生成时钟信号并启动通信 从机（Slave）：响应主机指令，按地址匹配参与通信 地址：每个从设备具有唯一的7位或10位地址，用于识别通信目标。主设备在通信开始时发送从设备地址，从设备响应后开始

STM32F4系列MCU内置有温度传感器，用于采集片内温度，其绑定在ADC1的IN18通道，CubeMX中显示为"Temperature sensor channel"。 ADC配置 ADC的结构体hadc1配置如下： 123456789101112hadc1.Instance = ADC1;hadc1.Init.ClockPrescaler = ADC_CLOCK_SYNC

串口(uart)是一种低速的串行异步通信，适用于低速通信场景，通常使用的波特率小于或等于115200bps。 对于小于或者等于115200bps波特率的，而且数据量不大的通信场景，一般没必要使用DMA，或者说使用DMA并未能充分发挥出DMA的作用。 对于数量大，或者波特率提高时，必须使用DMA以释放CPU资源，因为高波特率可能带来这样的问题： 对于发送，使用循环发送，可能阻塞线程，需要消耗大量

第七章 数学基础 单模矩阵与单模变换 互质性与互质性判据（秩判据） 既约性与既约性判据（行次系数矩阵或列次系数矩阵） 非既约矩阵的既约化 Smith标准形 第八章 矩阵分式描述（MFD） 左MFD与右MFD的求法 真与严真的性质与判据 有理分式判别法（分子次数小于等于为真，小于分母次数为严真） G(s)G(s)G(s)阵判别法（s趋向无穷时G(s)G(s)G(s)等于常阵为真，等于零为

满秩分解(Full Rank Factorization) 将一个矩阵分解为两个较小矩阵的乘积，并且这两个矩阵的秩与原矩阵相同。满秩分解的目的是把矩阵表示为两个更简单矩阵的乘积，同时保持原矩阵的秩。 前置定理 任何非零矩阵都存在满秩分解 满秩分解可分为行满秩分解和列满秩分解 满秩分解不唯一 行满秩分解步骤 对矩阵AAA进行行变换，化为行最简形A^\hat AA^，即每一行的第一个非零元