晶振及其典型应用与设计参数

有源晶振(Oscillator)和无源晶振(Crystal)

晶振可以分为两类：

• 有源晶振(Oscillator)
• 无源晶振(Crystal)

有源晶振(Oscillator)

又被称为石英晶体振荡器（简写OSC或XO）。

有源晶振包含晶体振荡器和外围集成电路两个部分，工程上多集成于同一封装内，以4pin贴片形式出现，体积较大，引脚分别为VCC、GND、OUT和NC。

有源晶振不需要使用MCU的内部振荡器，信号稳定，质量较好，而且连接方式比较简单（仍需设置电源滤波，通常使用一个电容和电感构成滤波网络，输出端用一个小阻值的电阻过滤信号），不需要复杂的配置电路。

适用场景：有成本和功耗要求，时钟信号精度、稳定性要求不高，IC内部有晶振时钟电路。

有源晶振原始输出波形一般为方波（若封装内已集成整形电路）。实际观测时因示波器带宽限制可能无法看到方波而只能看到正弦波，因方波的傅里叶分解结果为基频和奇数次谐波叠加，若带宽不够，很容易只能看到高频方波的低频谐波分量，即只显示正弦波。参见：有源晶振和无源晶振的输出波形

无源晶振(Crystal)

又被称为石英晶体（Xtal）。

无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法起振。其信号质量较差，通常需要精确匹配外围电路（用于信号匹配的RLC元件），更换不同频率的晶体时周边配置电路也需要做相应的调整。

适用场景：时钟要求高，IC内部无晶振时钟电路。

无源晶振原始输出波形为正弦波。

无源晶振的分析模型

电气模型

在电气网络中，石英晶体可以转换成一组RLC等效电路，以利分析。这一电路模型有两个频率接近但特性不同的共振点：低阻抗的串联共振点与高阻抗的并联共振点。

$Laplace$变换后，该等效电路网络的阻抗可以写成以下形式：

$$Z(s)=(\frac{1}{sC_1}+sL_1+R_1)//(\frac{1}{sC_0})$$

或

$$Z(s)=\frac{s^2+s\frac{r_1}{L_1}+\omega_s^2}{(sC_0)[s^2+s\frac{R_1}{L_1}+\omega_p^2]}$$

$$\omega_s = 1/(\sqrt{L_1C_1})$$

$$\omega_p = \sqrt{\frac{C_1+C_0}{L_1C_1C_0}}=\omega_s \sqrt{1+\frac{C_1}{C_0}} \approx \omega_s(1+\frac{C_1}{2C_0}) (C_0 >> C_1)$$

式中$s=j\omega$，$\omega_s$为串联共振频率，$\omega_p$为并联共振频率，单位均为$rad/s$。

在晶体两端并联上额外的并联电容器会使并联后的整体共振频率降低，因此，石英晶体厂商在制作并测量石英晶体的并联共振频率时，会在特定的并联电容值（称为负载电容）下进行测试。如使用较小的电容值，振荡频率会比规格高，反之比规格低。这一特性也可以用来微调振荡频率。

共振模式

石英晶体提供了两种共振模式，由$C_1$与$L_1$构成的串联共振，与由$C_0$、$C_1$与$L_1$构成的并联共振。

对于一般的MHz级石英晶体而言，串联共振频率一般会比并联共振频率低若干KHz。频率在30MHz以下的石英晶体，通常工作时的频率处于串联共振频率与并联共振频率之间，此时石英晶体呈现电感性阻抗。因为，外部电路上的电容会把电路的振荡频率拉低一些。在设计石英晶体振荡电路时，也应令电路上的杂散电容与外加电容合计値与晶体厂商使用的负载电容值相同，振荡频率才会准确符合厂商的规格。

频率在30MHz以上（到200MHz）的石英晶体，通常工作于串联共振模式，工作时的阻抗处于最低点，相当于$R_s$。此种晶体通常标示串联电阻（< 100 $\Omega$）而非并联负载电容。为了达到高的振荡频率，石英晶体会振荡在它的一个谐波频率上，此谐波频率是基频的整数倍。因为偶数次谐波会使得晶体内电场互相抵消，只有奇数次谐波可以利用，例如3倍、5倍、与7倍的泛音晶体。要达到所要的振荡频率，振荡电路上会加入额外的电容器与电感器，以选择出所需的频率。

温度效应

石英晶体的频率特性取决于形状或切割方式。音叉型晶体通常会切割成温度特性是以25℃为中心的抛物线。这意味着，音叉晶体振荡器在室温下产生的共振频率接近其目标频率，当温度或增加或减少时频率都会降低。频率-温度曲线为抛物线的常见32.768千赫音叉晶体的温度系数是负百万分之0.04/摄氏度²。

$$f=f_0[1-0.04ppm(T-T_0)^2]$$

也就是说，如不考虑制作误差，以这种石英晶体控制频率的时钟，如运作在比室温低10°C的环境下，每年会比运作在室温下慢2分钟；如运作在比室温低摄氏20°C的环境下，则每年会比运作在室温下慢8分钟。

无源晶振典型电路及其参数

皮尔斯晶体振荡器（Pierce Crystal Oscillator）

此电路中晶体决定了振荡频率，并以串联谐振频率工作，$f_s$在输出和输入之间提供低阻抗路径。谐振时存在180度相移，因而反馈为正。输出正弦波的幅度限制在MOSFET漏极端子的最大电压范围内。电阻器$R_1$控制反馈量和晶体驱动量，而射频扼流圈RFC上的电压在每个周期内反转。

大多数数字时钟、手表和计时器都以某种形式使用皮尔斯振荡器，因为它可以使用最少的组件来实现。

MCU振荡器

MCU电路中，皮尔斯振荡器常以另一种较为简单的方式出现。

其中包括

• $C_{L1}$、$C_{L2}$：外部负载电容
• $R_{EXT}$：阻尼电阻，用于调节激励电流
• $R_F$：反相器反馈电阻，强制反相器工作在线性放大区，用于改善起振。多数MCU会内置该电阻。

MCU振荡器还有另一种更简洁的形式：

该电路中省去了$R_{EXT}$。

负载电容($C_L$)

负载电容的标称值通常由晶振制造商提供，标示为$C_L$。实际电路中的负载电容是并联在晶振两端的两个电容$C_{L1}$、$C_{L2}$，以及晶振内部电容以及布线电容（寄生电容）共同作用的结果，其计算公式为

$$C_L=\frac{C_1 \times C_2}{C_1 + C_2}+C_{s}$$

式中$C_{s}$是电路中其他杂散电容（包括晶振引脚电容和 PCB 布线电容），大小通常在3-5$pF$。

实际应用中，选择负载电容的步骤为：

• 查阅手册，确定晶振的标称负载电容 $C_L$。
• 根据经验或者实际测量估算电路板的杂散电容，一般经验值为3-10$pF$。
• 根据公式选择合适的$C_{L1}$、$C_{L2}$，使其满足标称负载电容的要求。

振荡频率(Oscillation frequency)

振动频率是指与晶体谐振器一起工作的振荡电路的实际频率。振动频率由晶体谐振器决定，并受MCU、外部负载电容、PCB杂散电容等的影响。

$$f_{osc}=f_{L}=f_{r}[\frac{C_1}{2(C_0+C_s)}+1]$$

式中$f_{L}$为负载共振频率，$f_{r}$为共振频率。
注意：不能用示波器探头、万用表笔等测试工具直接探测晶振输入、输出端，因为示波器探头、万用表笔均具有寄生电容特性，测试时将改变整个负载电容的等效值，测试出的数据不准，同时也会改变晶体的ESR，甚至会出现晶振停振现象。

参见：如何测量振荡频率

激励功率 (Drive Level)和$R_{EXT}$

激励功率是指施加在晶振上的功率，通常以微瓦 ($\mu W$) 为单位。它表示晶振在工作时所消耗的能量。激励功率对于晶振的可靠性和寿命至关重要，过高的激励功率可能会导致晶振过热或损坏，过低的激励功率则可能导致晶振无法正常启动或工作不稳定。一般都按手册设计。

激励功率的观测和调节可基于两种方法进行：

电流法

根据

$$DL=I_{RMS}^2 \times ESR$$

参见：How to Measure the Drive Level

电压法

此处略。

$R_{EXT}$用于调节激励功率。

静态电容（Static Capacitance）

静态电容即为并联电容（Parallel Capacitance,$C_0$），是指晶振在不振荡时其两端的电容。这一参数是晶振的固有特性之一，通常由制造商在晶振的规格书中给出。其在不施加任何电压或不进行振荡时测得。它反映了晶体材料和电极结构的固有特性。

温漂

温漂是指晶振的振荡频率随温度变化而发生的偏移。温漂通常用 ppm/°C（百万分之几每摄氏度）来表示，它是晶振频率稳定性的重要指标之一。

温漂受以下因素影响：

• 材料特性。晶体材料的温度系数是影响温漂的主要因素。石英晶体的温度系数相对较低，但仍会随温度变化而导致频率漂移。
• 晶体切割方式。不同的晶体切割方式（如 AT 切割、BT 切割等）对温漂有不同的影响。AT 切割的石英晶体在常用温度范围内具有较好的频率稳定性。
• 电路设计。晶振电路中的元件（如负载电容、放大器等）对温度的敏感度也会影响整体的频率温漂。

应对方法：

• 选用温补晶振（TCXO），通过内部的温度补偿电路，修正因温度变化引起的频率漂移，从而提高晶振的频率稳定性。
• 选用恒温控制晶振（OCXO），通过内置的恒温控制系统，将晶振保持在恒定温度下工作，极大地减少温漂影响。
• 在温度相对稳定的环境中使用晶振，尽量避免极端温度变化。

品质因数（Quality Factor，Q值）

品质因数$Q$是无量纲的参数，用来表示振荡系统的损耗情况。具体来说，它是储存在晶振中的能量与每周期损耗能量的比值。对于晶振，$Q$值越高，表示其能量损耗越小，振荡的稳定性和纯度越高。

$$Q=\frac{f_0}{\Delta f}$$

式中$f_0$为晶振谐振频率，$\Delta f$为频率响应的带宽（即晶振在其谐振频率处的响应下降到其最大值的$1/\sqrt 2$处的频率间隔）。

高$Q$值晶振起振后的频率稳定性和噪声均较低，但其需要较长的起振时间以达到稳定。

典型应用

STM32F429IRTx需要在OSC_IN和OSC_OUT引脚外接25MHz晶振以供系统高速时钟源HSE，同时通过内部锁相环（PLL）进行倍频。

手册推荐负载电容为10$pF$或20$pF$，选取10$pF$。

根据工程设计经验，一般取手册值-2或-3$pF$后，再乘以2，作为目标负载电容值。此处即为

$$C_L'=(C_L-2)\times2=(10-2)\times2=16pF$$

根据

$$C_L'=\frac{C_1 \times C_2}{C_1 + C_2}+C_{s}$$

$C_s$经验值为5$pF$，所以可解得$C_1=C_2=22pF$。